VHDL语言是一-种结构化设计语言;一个设计实体（电路模块)，括实体与结构体两部分，实体体描述的是（)。

A.器件外部特性

B.器件的内部功能

C.器件的综合约束

D.器件外部特性与内部功能

A.设计实体

B.结构体

C.输入

D.输出

A.实体中任何位置

B.实体中特定位置

C.结构体中任何位置

D.结构体中特定位置

A.实体中中任何位置

B.实体中特定位置

C.结构体中任何位置

D.结构体中特定位置

A、体素特征是更为常见的创建实体毛坯的方法

B、体素特征是创建实体毛坯的一种方法

C、体素特征不能用于创建实体毛坯

D、UG NX6中，只能通过拉伸草图来创建实体毛坯

A.结构体对应的实体的端口表中

B.结构体中关键词BEGIN前

C.结构体中关键词BEGIN后

D.程序包（PACKAGE）

A.实体

B.结构体

C.配置

D.进程

A.属性

B.实体

C.联系

D.字段