设计一个组合逻辑电路,要求当X=0时实现一位二进制数的...
设计一个组合逻辑电路,要求当X=0时实现一位二进制数的半加功能,X=1时实现一位二进制数的半减功能。设计要求:(1)约定(2分);(2)写出真值表(4分);(3)卡诺图化简,写出最简与或式(2分);(4)用与非门实现,画出逻辑图(2分);(5)74X138芯片的国标符号如图所示,用74X138芯片实现该电路(5分)。(6)74X153芯片的国标符号如图所示,用74X153芯片实现该电路(5分)。
设计一个组合逻辑电路,要求当X=0时实现一位二进制数的半加功能,X=1时实现一位二进制数的半减功能。设计要求:(1)约定(2分);(2)写出真值表(4分);(3)卡诺图化简,写出最简与或式(2分);(4)用与非门实现,画出逻辑图(2分);(5)74X138芯片的国标符号如图所示,用74X138芯片实现该电路(5分)。(6)74X153芯片的国标符号如图所示,用74X153芯片实现该电路(5分)。
第1题
设计一个组合逻辑电路,已知输入X为一个四位二进制数,当X≤8时,输出Y=X;当X>8时,输出Y=X+1。试列出真值表,画出逻辑电路图。可供选用的元件有:与非门、反相器、中规模四位二进制比较器及加法器(逻辑符号见图3.2.111)。
第2题
试用输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X,输出F均为3位二进制数。二者之间关系如下:
2≤X≤5时,F=X+2
X<2时,F=1
X>5时,F=0
第3题
试用输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X,输出F均为3位二进制数。二者之间关系如下:
2≤X≤5时,F=X+2
X<2时,F=1
X>5时,F=0
第5题
第6题
某多功能组合电路框图如图4.2.8所示,X2X1为两位二进制数输入端,G2G1为控制输入端,F2F1为输出端。
当G2G1=00时,对X2X1做加1运算;
当G2G1=01时,对X2X1做减l运算;
当G2G1=10时,对X2X1做加0运算;
当G2G1=11时,为禁止状态。
试用一片双4选1数据选择器74LS153和最少的逻辑门实现该电路。
第7题
第8题
设计一个组合逻辑电路计算,为二位二进制数,为最高位,为四位二进制数,为最高位,则下列选项正确的是
A、
B、
C、
D、
E、
F、
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!