设计一个组合逻辑电路计算[图],[图]为二位二进制数, [...

设计一个组合逻辑电路，输入为一个4位二进制数，当输入能被2或3整除时，要求电路输出高电平，不能被2或3整除时输出低电平。

设计一个组合电路，它的输入为5位二进制数，当其值能被6或7或9整除时输出为1。要求： (1)用逻辑门设计电路； (2)用VHDL设计电路。

试设计一组合逻辑电路，能够对输入的4位二进制数进行求反加1的运算。可以采用任何门电路来实现。

设计一个组合逻辑电路，当M=1时，两个2位二进制数A=A₁A₀和B=B₁8₀实现全加；当M=0时，两个二进制数实现全减。要求用两片3线-8线译码器74HC138实现，必要时可用门电路。

设计一个减法电路，输入A、B为两个四位二进制数，要求电路实现大数减小数功能(如两数相等，结果为0，设计电路可采用四位数值比较器74LS85、四位加法器74LS283等其他逻辑组合电路，74LS85和74LS283的逻辑符号见图3.2.66)。

  

设计一个判断4位二进制数A₃A₂A₁A₀状态的组合逻辑电路。要求：

  (1)当能被5整除时，输出F₀=1，否则F₀=0

  (2)当A₃A₂A₁A₀小于3时，输出F₁=1，否则F₁=0；A₃A₂A₁A₀作为输入逻辑变量，F₁、F₀作为输出逻辑变量。要求用ROM实现，并画出简图。

试以同步二进制计数器74161为核心设计一个模10计数器，要求计数器按下列规律技术，并要求：(1)电路具有开机清零功能；(2)写出电路设计过程并画出完整电路图(电路设计可加门和MSI组合逻辑电路)。

  0，1，3，5，7，9，2，4，6，8，0，1，3，…

A、

B、

C、

D、