设计一个[图]进制计数器的电路至少需要[图]个触发器。...

9所示.

计数器电路由边沿触发器构成，如图所示，画出其状态转换图，说明它是几进制计数器。

  

分析如图7-53所示电路，(1)画出电路时序图;(2)画出状态图;(3)说明是几进制计数器。设各触发器的初态均为0。

一个数字系统的数据处理单元由触发器E和F、4位二进制计数器A以及必要的门电路组成。计数器的各位为A₄、A₃、A₂、A₁系统开始处于初始状态，当信号S=0，系统保持在初始状态;当S=1时，计数器A和触发器F清零。从下一个时钟脉冲开始，计数器进行加1计数，直到系统操作停止。A₄和A₃的值决定了系统的操作顺序。

当A₃=0时，触发器E清零，计数器继续计数。

当A₃=1时，触发器E置1，并检测A₄，A₄=0时，继续计数;A₄=1时，触发器F置1，并停止计数，回到系统初始状态。

(1)试画出该系统的ASM图

(2)画出该系统控制单元的状态图，并用D触发器及必要的门电路设计控制单元

实验四：12进制计数器1、 设计说明 我们已经掌握的同步、异步触发器的相关知识，现在让我们利用JK触发器设计一个12进制计数器吧！ 首先我们需要绘制12进制JK触发器设计的基本流程： 同步计数器的设计前我们首先需要熟悉J-K触发器的逻辑功能，掌握J-K触发器构成同步计数器方法，参考如下： 1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6．画出逻辑图。2、 选用仿真元件 2.1 JK触发器2.2 常见门电路三输入与门 非门 两输入或门3、 设计效果12进制计数器评分标准 12进制计数器属于触发器课程的电路设计实验项目，该项目的完成要求具体如下： 1. 12进制计数器不能采用集成计数器芯片完成，只能用触发器设计，否则该项目不能计分。 2. 计数器的实现需要由四个触发器（同步或异步）设计而成，并通过数码管显示当前计数值，否则只能50%计入成绩。 3. 计数器可以设置一个清零键，该内容属于加分项。 4. 报告最后需加入本次实验的心得，字数不限，但切记雷同。 5. 报告请以“班级-学号-姓名”命名，以PDF格式上传至慕课平台。

用最少的D触发器及适当的小规模门电路设计7进制同步加法计数器，要求电路能自启动，写出状态方程，并画出状态转换图及相应的电路图。

用三个下降沿JK触发器及必要的与门设计一个步五进制计数器，其编码如下表所示，然后利用该计数器及3位二进制译码器组成一个周期序列信号发生器，每个周期的序列信号为01101，画出电路图，写出必要的过程。

Q2	Q1	Q0
0	0	0
0	0	1
1	0	0
1	0	1
1	1	1

试用上升沿触发的D触发器及门电路组成3位同步二进制加计数器，画出逻辑图。

已知TTL集成施密特触发器CT74132和同步4位二进制加法计数器CT74161组成如图6.13所示电路;图6.14为CT74132的电压传输特性曲线(CT74161的功能表在此从略,可查阅).

(1)分别指出图6.13中两部分电路组成什么功能的电路(名称).

(2)分析CT74161组成的电路,画出状态转换图.

(3)试画出u_A、u_B、u_C(CO为进位输出端)的对应波形.

设一个二进制D/A转换器的满刻度输出电压V_om为8V，实验电路框图如下图所示，图中计数器由JK触发器构成，试对应于时钟信号10个CP脉冲画出输出电压波形(设触发器的初始状态为0000) 。