更多“在组合逻辑电路中,临界竞争会导致错误的输出,但不会改变电路的…”相关的问题
第1题
在电平异步时序逻辑电路中,若的值和的值相同,则电路处于稳定状态。(答案请用英文逗号隔开)
点击查看答案
第2题
异步电平时序逻辑电路的存储电路一般是由触发器组成的
点击查看答案
第3题
逻辑电路按照是否具有记忆功能分为同步时序逻辑电路和组合逻辑电路
点击查看答案
第4题
组合逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合,而与过去的输入值无关
点击查看答案
第5题
脉冲异步时序逻辑电路的存储电路由组成,电路输入信号为
A.触发器;脉冲信号
B.延迟元件;电平信号
C.触发器;电平信号
D.延迟元件;脉冲信号
点击查看答案
第6题
以触发器状态作为电路输出的同步时序逻辑电路属于Mealy型电路
点击查看答案
第7题
在设计同步时序逻辑电路时,实现相同功能,使用D触发器的电路一定比使用JK触发器的电路简单
点击查看答案
第8题
从电路结构看,由逻辑门电路组成,不包含任何记忆元件的就是组合逻辑电路
点击查看答案
第9题
利用PAL器件可以灵活实现各种组合逻辑功能,但不能实现时序逻辑电路功能
点击查看答案
第10题
在同步时序逻辑电路中,电路状态是由任意触发器组成的存储电路来保存的
点击查看答案
第11题
在所设计的电路中触发器所能表示的状态数大于有效状态数时,只需要检查无效状态时,是否会出现错误输出,以免电路产生挂起现象
点击查看答案