题目内容
（请给出正确答案）
[单选题]
针对Verilog HDL语言中的case语句说法不正确的是（)。
A.case语句表达式的取值可以超出语句下面列出的值的范围
B.语句各分支表达式允许同时满足case表达式的值
C.条件语句中的选择值需要完整覆盖表达式的取值范围
D.保险起见，case语句最后分枝最好都加上default语句
如搜索结果不匹配，请 联系老师 获取答案
A.条件句中的选择值或标识符所代表的值必须在表达式的取值范围内
B. CASE语句中必须要有WHEN THERS=＞NUL:语句
C.CASE语句中的选择值只能出现-次，且不允许有相同的选择值的条件语句出现
D. CASE语句执行必须选中，且只能选中所列条件语句中的一条
