当时序逻辑电路进入无效状态后，若能自动返回有效工作状态，该电路能自启动（）

A.组合逻辑电路任何时刻的输出只取决于该时刻的输入信号，与电路原来的状态无关

B.时序逻辑电路的输出不仅与当时的输入信号有关，而且与电路原来的状态有关，存在记忆单元。

C.时序逻辑电路可以没有输入信号，组合逻辑电路必须有输入信号

D.时序逻辑电路由组合逻辑电路和触发器构成

A.同步时序逻辑电路的状态改变是和时钟信号的触发边沿同步的，而异步时序逻辑电路的状态改变不受时钟信号的统一控制。

B.同步时序逻辑电路一定有时钟信号，但是异步逻辑电路可以没有时钟信号。

C.同步时序逻辑电路中一定有存储元件，但是异步时序逻辑电路中可以不用存储状态。

D.同步时序逻辑电路可以没有反馈结构，但是异步时序逻辑电路一定要有反馈结构。