已知单总线计算机结构如图9．7所示，其中XR为变址寄存器，EAR为有效地址寄存器，LATCH为暂存器。假设

指令地址已存于PC中，画出ADD * D指令周期信息流程图，并列出相应的控制信号序列。 说明： (1)ADD * D指令字中*表示相对寻址，D为相对位移量。 (2)寄存器的输入和输出均受控制信号控制，如PCi表示PC的输入控制信号，又如MDRo表示MDR的输出控制信号。 (3)凡是需要经过总线实现寄存器之间的传送，需在流程图中注明，如PC→Bus→MAR，相应的控制信号为PCo和MARi。