分析图7．3．1l所示电路，说明该计数器的模值。

延迟型D触发器，附加门电路限用NAND电路。给出设计过程。 (2)对于本题(1)的移位寄存器电路，如果触发器的参数有：

数据建立时间tset=10ns、数据保持时间th=4ns、NAND的tpd=6ns，请估算寄存器的最高工作频率。

图7．3．3l所示电路是由MSI 3-8线译码器74138和移存器74LS198组成的可控分频器。试分析电路分频比与输入信号CBA的关系。

上述设计。 (2)用VHDL语言完成上述设计。

LEVER开发系统中完成仿真和进行器件适配。

出设计过程。

个时钟RS触发器输入波形如图6．2．1(a)所示，请画出Q和

的波形图。

3个X1脉冲时，Z2有输出；此外，当两个或多个X2脉冲连续输入时，将同时有Z1和Z2输出；其他输入组合时，输出Z2和Z2均为0，假定X1、X2不能同时出现，试根据题意建立状态图。

将时钟RS触发器的S和

，R和Q端相连，构成新的触发器，其特性方程是什么?在时钟CP的作用下，Q端的状态怎样变化?你认为存在什么问题?