8086CPU与慢速的存储器或I/O接口之间，为了使传送速度能匹配，有时需要在（）状态之间插入若干个等待周期TW

A.T1和T2

B.T2和T3

C.T3和T4

D.随机

A.T1和T2

B. T2和T3

C. T3和T4

D. 随机

8086CPU在读/写总线周期的T3状态结束对READY线采样,如果READY为低电平,则在T3与T4状态之间插入等待状态TW。()

A.采用速度更快的主存

B.在CPU和主存之间插入少量的高速缓冲存储器

C.在CPU周期中插入等待周期

D.扩大主存的容量

配置高速缓冲存储器是为了解决( )。

(A)内存与辅助存储器之间速度不匹配问题

(B)CPU与辅助存储器之间速度不匹配问题

(C)CPU与内存储器之间速度不匹配问题

(D)主机与外设之间速度不匹配问题

A.A.内存与辅助存储器之间速度不匹配问题

B.B.CPU与辅助存储器之间速度不匹配问题

C.C.CPU与内存存储器之间速度不匹配问题

配置高速缓冲存储器是为了解决( )。

(A) 内存与辅助存储器之间速度不匹配问题

(B) CPU与辅助存储器之间速度不匹配问题

(C) CPU与内存储器之间速度不匹配问题

(D) 主机与外设之间速度不匹配问题

高速缓冲存储器是为了解决

A．内存与辅助存储器之间速度不匹配问题

B．CPU与辅助存储器之间速度不匹配问题

C．CPU与内存储器之间速度不匹配问题

D．主机与外设之间速度不匹配问题

高速缓冲存储器是为了解决

A．内存与辅助存储器之间速度不匹配问题

B．CPU与辅助存储器之间速度不匹配问题

C．CPU与内存储器之间速度不匹配问题

D．主机与外设之间速度不匹配问题