高速缓冲存储器的容量比主存储器的容量大（）

此题为判断题(对，错)。

一个由高速缓冲存储器Cache与主存储器组成的二级存储系统。已知主存容量为1 MB，按字节编址，缓存容量为32 KB，采用组相联方式进行地址映射与变换，主存与缓存的每一块为64 B，缓存共分8组。

(1)写出主存与缓存的地址格式(标明各字段名称与位数)。

(2)假定Cache的存取周期为20μs，命中率为0．95，希望采用Cache后的加速比大于10。那么主存储器的存取速度应大于多少(访存时CPU同时访问Cache和主存，如Cache命中则中断主存访问)?

此题为判断题(对，错)。

A.解决CPU和主存之间的速度匹配问题

B.扩大主存储器的容量

C.扩大CPU中通用寄存器的数量

D.既扩大主存容量又扩大CPU通用寄存器数量

高速缓存存储器(Cache)用于CPU与主存储器之间进行数据交换的缓冲。其特点是度快，但容量小。

按存储器在计算机中的功能分类，下列选项中不属于存储器的是( )。

A．高速缓冲存储器(Cache)

B．主存储器

C．辅助存储器

D．CRT终端

A、引入高速缓冲存储器，加快了程序的执行速度

B、引入高速缓冲存储器，增加了主存储器的容量

C、高速缓冲存储器的存取速度比主存储器快

D、高速缓冲存储器的存储容量比主存储器小

( )用于存放计算机运行期间的大量程序和数据。

A、高速缓冲存储器

B、主存储器

C、外存储器

D、CPU寄存器

(43）下列条目中哪些是非易失性的存储设备？

I．高速缓冲存储器 II．主存储器

III．第二级存储器 IV．第三级存储器

A）仅 I和II

B）仅 II和 III

C )仅I和 IV

D )仅III和IV

主存储器和CPU之间增加高速缓冲存储器(Cache)的目的是（ ）。

A．解决CPU、主存速度匹配

B．增加CPU通用寄存器数量

C．扩大主存容量

D．扩大主存容量和增加CPU通用寄存器数量