在下图（a）所示的d触发器电路中，设触发器初态为0，若输入端d的波形如图（b）所示，则输出端q的波形如图（b）所示。

在图1所示的D触发器电路中，若输入端D的波形如图2所示，试画出输出端Q的波形(设触发器初态为0)。

逻辑电路如下图所示，设图中各触发器的初态均为“0”。试分析在给定电路输入波形作用下，正确的电路输出波形是 。(a)(1) (2)(3) (4)

A、图(4)

B、图(1)

C、图(2)

D、图(3)

电路图如图4.2.49(a)所示，边沿D触发器各输入端波形如图4.2.49(b)所示，设各触发器初态均为0，试根据输入波形画出输出端的波形。

  

电路如图(a)和(b)所示，各触发器的初态均为“0”，在CP作用下电路的输出波形正确的是 。(1) (2)(3) (4)

A、图(1)

B、图(2)

C、图(3)

D、图(4)

上升沿触发的维持-阻塞D触发器组成图(a)所示电路，输入波形如图(b)所示，画出Q₁和Q₂的波形。设Q初态为0。

   

在图11.18所示的A/D转换器电路中，若要求单稳态触发器输出脉冲的宽度为t_w=2.5μs，输入电压为0～5V时，输出脉冲的频率为0～200kHz，电路参数应做何修改?

  

D触发器组成的电路如图1.14(a)所示，设触发器的初始状态为“0”。时钟CP的波形如图1.14(b)所示，则输出Q端的波形为图1.14(b)中的(  )。

 

由两个D触发器组成的电路及输入波形如图4．3．8(a)、(b)所示，设Q1、Q2的初态均为0。试画出Q1、Q2的输出波形。

如图21-62所示电路由D触发器和JK触发器构成。触发器初始状态均为0，CP和A的波形如图所示，请画出Q₁，Q₂的波形。