若CPU总线时为133MHZ,存储器数据通路宽度为8Bytes,则存储器的带宽为多少Mbit/S？

某计算机的主存采用体宽为8B的8体交叉存储器，数据总线的宽度为64位，读一个主存块的步骤： (1)发送首地址到主存(一个总线时钟周期)； (2)主存控制器接受到地址后，启动第一个模块准备数据，并每隔一个总线时钟启动下一个模块准备数据。每个存储模块花4个总线时钟准备好64位数据，总线上传输一个64位数据花一个总线时钟。请问： 该计算机的Cache缺失损失(从主存中读一个主存块到Cache的时间)至少为多少总线时钟周期?

总线由数据总线、地址总线和控制总线组成，数据总线是从微处理器向内存储器、FO接口传送数据的通路，反之，它也是从内存储器、FO接口向微处理器传送数据的通路，因为它可以在两个方向上往返传送数据，称为______。

存储器的带宽决定了以存储器为中心的机器获得信息的速度，为了提高存储器带宽，可以采用

A.缩短存取周期

B.增加存储字长

C.增加存储体

D.提高CPU主频

E.增加CPU内总线位数

A、16KB

B、64KB

C、1MB

D、16MB

A．错误

B．正确

CPU直接访问的存储器是()。

A、软盘

B、硬盘

C、只读存储器

D、随机存取存储器

8086CPU中，若正在写存储器某一单元的内容，则信号组合是 。

A、0101

B、1010

C、0010

D、1100

A.8×3

B.8K×8

C.256×8

D.256×256

A.8×3

B.8K×8

C.256×8

D.256×256