七段锁存-译码-驱动器4511在译码工作状态时，、、LE应该接（）

数字量输出通道主要由输出锁存器、输出驱动电路、输出口地址译码电路等组成。()

由与非门构成的基本SR锁存器在= 、= 时，将使锁存器进入复位状态。

下图是D 锁存器定时图，下列说法正确的是 。

A、表示输入数据信号D的建立时间。

B、表示输入数据信号D的保持时间。

C、表示使能信号E脉冲宽度的最小值。

D、表示输出信号对输入信号的响应延迟时间，即输出Q从低电平到高电平对信号D的延迟时间

E、表示输出信号对输入信号的响应延迟时间，即输出Q从高电平到低电平对信号E的延迟时间。

下图是D锁存器定时图，在中，表示输入信号D建立时间的是 ，表示输入信号D保持时间的是 。

A、

B、

C、

D、

SR锁存器如图5.2.1(a)所示，其初始状态为Q=0，=1，图中两个或非门的传输延迟时间均为10ns。SR锁存器的输入波形如图题5.2.3所示，虚线表示的时间间隔为10ns，画出考虑或非门传输延迟时间的输出波形。假定输入和输出信号的上升和下降时间均为0。

或非门组成的基本RS锁存器如图所示，若要求将输出置为1、置为0，则应选择（ ）。

A、A=B=0

B、A=B=1

C、A=1,B=0

D、A=0,B=1

输出端子的接通/断开状态，由输出锁存器决定。()

A、CLK=0 D=0

B、CLK=0 D=1

C、CLK=1 D=0

D、CLK=1 D=1

数字量输入通道主要由()、输入调理电路、输入地址译码等组成。

A、输入缓冲器

B、输入锁存器

C、输出缓冲器

D、输出锁存器