一片集成的十进制计数器可以构成（）。

一片集成二—十进制计数器74LS90可构成()进制计数器。

A.2至10间的任意

B.5

C.10

D.2

某双积分型ADC电路中计数器由四片十进制集成计数器T210组成，它的最大计数容量(N1)=(5000)10。计数脉冲的频率fC=25 kHz，积分器电阻R=100 kfl，C=1μF，输入电压0～5 V。试求： (1)第一次积分时间T1； (2)积分器的最大输出电压∣vOmax∣； (3)当VREF=±10 V，若计数器的计数值M=(1740)10。时，表示输入电压vI多少?

用74LS169中规模计数器构成可逆十进制计数器。加计数时，状态由0000递增到1001；减计数时，状态由1001递减到0000。外加的加/减控制信号为P，P=1时作加法，P=0时作减法。用一片74LS169和少量与非门完成这个设计，画出逻辑图。

分析图中两片中规模同步计数器CT74LS161构成的计数分频器的模值。第(1)片CT74LS161为低位计数器，第(2)片CT74LS161为高位计数器。并用两片同步十进制计数器集成芯片CT74LS160采用异步复位和级间同步连接法构成模值M=85的8421BCD计数器。

   

74LS192型同步十进制可逆计数器的功能表和逻辑符号分别如表21.3和图 21.16所示。所谓可逆，就是能进行加法计数和减法计数。(1)说明表中各项的意义；(2)试用两片74LS192型计数器构成百进制计数器。先将各片接成十进制加法计数工作状态，而后连接两片。图中分别为进位和借位输出端。

   

表21.3
输入					输出
RD	overline{LD}	CP+	CP-	A3A2A1A0	Q3Q2Q1Q0
0 0	0 1	× ↑	× 1	d3d2d1d0 ×	d3d2d1d0 加法计数
0 0 1	1 1 ×	1 1 ×	↑ 1 ×	× × ×	减法计数 保持 0　　0　　0　　0

 

画出用两片同步十进制计数器74160接成同步三十一进制计数器的接线图，可以附加必要的门电路。

利用集成电路芯片555定时器、10→4优先编码器74HC147和十进制计数器74HC160，设计一个信号发生器。要求可以分别(但不同时)输出以下频率的方波信号：151.20kHz，75.60kHz，50.40kHz，37.80kHz，30.24kHz，25.20kHz，21.60kHz，18.90kHz，16.80kHz。必要时可使用少量门电路。

试用4片主从JK触发器设计一同步十进制计数器，并将其输出信号用与非门电路译码后控制红(R)、绿(G)、黄(Y)3个交通灯。要求一个工作循环为：红灯亮30s、黄灯亮10s、绿灯亮50s、黄灯亮10s。要求写出设计过程，画出CP、R、G和Y的波形图和逻辑电路图。

用同步十进制计数器芯片74160设计一个三百六十五进制的计数器。要求各位间为十进制关系，允许附加必要的门电路。