触发器具有两种状态，当Q=1时触发器处于1态

④时序逻辑电路如图10.32所示，触发器的初态Q₂Q₁Q₀＝000，在CP脉冲作用下，触发器的状态重复一次所需CP脉冲的个数为(  )。

  

   A．1个  B．3个  C．6个

A、基本触发器具有两个有效状态，当Q=1时触发器处于1态

B、移位寄存器除具有数据寄存功能外还可构成计数器

C、边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象

D、上面描述至少有一个不正确

如图4.2.63，画出给定波形下主从JK触发器输出端Q的波形。设触发器初态为0。

  

画出图4.3.16电路中Q₂、Q₁、X、Y点的时序波形(设两个触发器的起始状态都为0)，分析触发器组成电路的功能。

  

图4.2.57所示触发器的初态为0，试画出各触发器的Q端波形。

  

已知输入信号A、B的波形如下图所示，试画出(b)、(c)中两个触发器Q端的输出波形，设触发器初态为0。

试分析图题5.1所示时序电路的逻辑功能。若各触发器的初态勾Q₃Q₂Q₁Q₀=1011，问经过4个CP后各触发器的状态。

  

设如图中负边沿JK触发器和和维持阻塞D触发器的初态均为0，试画出在CP和相应输入信号作用下各触发器输出端Q₁、Q₂、Q₃的波形。

  

逻辑电路和各输入信号波形如下图所示，画出两触发器Q端的波形。两触发器的初始状态均为0。

  

在图1所示的D触发器电路中，若输入端D的波形如图2所示，试画出输出端Q的波形(设触发器初态为0)。