[图][共20分]根据以下静态时序分析报告回答问题。 （1) ...

[共20分]根据以下静态时序分析报告回答问题。 (1) 这个报告是哪个EDA工具产生的？ (2) 报告最右侧一列中的“f”和“r”表示什么含义？ (3) 该报告描述的是建立时间还是保持时间？ (4) 该电路能跑的最高时钟频率为多少？ (5) 该报告是否能够求出保持时间？ (6) 该报告的数据与芯片布局布线之后的数据是否相同？芯片布局布线阶段与DC综合阶段，在处理时钟网络时有何不同？