题目内容
（请给出正确答案）
[单选题]
A J-K flip-flop is in the set condition when（）. JK触发器输入取值如何时为置数功能（）。
A.J=1, K=0
B.J=1, K=1
C.J=0, K=0
D.J=0, K=1
如搜索结果不匹配，请 联系老师 获取答案
A、J=1, K=0
B、J=1, K=1
C、J=0, K=0
D、J=0, K=1
更多“A J-K flip-flop is in the set …”相关的问题
第2题
What is the major advantage of the J-K flip-flop over the S-R flip-flop? 跟RS触发器比较，JK触发器的主要优点是
A、The J-K flip-flop does not have an invalid state. JK触发器没有无效状态。
B、The J-K flip-flop is much faster. JK触发器快的多。
C、The J-K flip-flop does not have propagation delay problems. JK触发器没有传输延迟问题。
D、The J-K flip-flop only needs one output. JK触发器只需要一个输出。
第3题
The characteristic equation of JK Flip-flop is [图...
The characteristic equation of JK Flip-flop is
. JK触发器的特性方程是。
第5题
For an edge-triggered D flip-flop, 对边沿触发的D触发器，
A、a change in the state of the flip-flop can occur only at a clock pulse. 触发器状态的改变仅在时钟脉冲处发生。
B、The state that the flip-flop goes to depends on the D input. 触发器的状态如何转换由D输入端决定。
C、The output follows the D input at each clock pulse. 每个时钟脉冲处，输出都跟随输入D变化。
D、All of these answers. 所有答案都对。
=
工作时，该功能可表述为（ ）第7题
A J-K flip-flop with J=1 and K=1 has a 10KHz clock input. The Q output is 某J=1且K=1的JK触发器有10KHz的时钟脉冲输入。则输出为
A、Constantly HIGH 恒为高电平
B、Constantly LOW 恒为低电平
C、A 10KHZ square wave 一个10KHz的方波。
D、A 5KHz square wave 一个5KHz的方波。
热门考试
全部 >
