Verilog 程序如下,则下列说法中正确的是 module Learn4_2(A,EN,Y) output [7:0] Y; input [2:0] A; input EN; reg [7:0] Y; wire [3:0] temp = {A,EN}; always case(temp) 4’b0001 : Y = 8’b00000001; 4’b0011 : Y = 8’b00000010;
A.当EN=1时,将二进制数A转换为其对应的独热码
B.因为缺少break,程序功能将无法实现
C.当EN=0时 将输出全部置为1
D.该程序会生成锁存器