题目内容
（请给出正确答案）
下列关于该图中几个时间关系描述的描述中，正确的是（）（多选）
A.建立时间 setup 指触发器时钟到来之前数据应该保持稳定不变时间，否则数据不能在该时钟有效时被打入触发器
B.保持时间 hold 指触发器时钟到来之后数据应该保持稳定不变时间，否则数据不能在该时钟有效时被打入触发器
C.CLk-to-Q是指时钟有效之后新输入的值稳定出现在输出端所经历的时延
D.由此可知该电路的时钟最后最小值为 setup + hold + Clk-to-Q
如搜索结果不匹配，请 联系老师 获取答案
更多“下图是数据通路中反映时间关系的原理图。 [图] 下列关...”相关的问题
第1题
下图为基于专用通路的 CPU结构
围绕该图的下列描述中，正确的是（ ）（多选）
A、取指令的数据通路为 PC-> 指令寄存器
B、完成PC 增量操作的数据通路为： PC-> PC+1 部件-> PCBranch ->MUX1->PC
C、由于使用了专题通路结构和多路选择器，所有功能部件的输出将不再有数据冲突
D、图中PC 既是指令地址寄存器也是数据地址寄存器
第2题
下图为单总线结构数据通路实例
关于该数据通路的下列描述中，正确的是（ ) (多选)
A、PC +“1" 的数据通路为 PC -> X -> ALU ->Z -> PC
B、取指令的数据通路为： PC -> AR -> MEM -> DR -> IR
C、所有控制寄存器向总线数据的控制信号，如R2out, Zout等都一定不能同时有效
D、所有控制从总线向寄存器输入的控制信号，如Xin，R2in等一定不能同时有效
第3题
下图为另一种单总线结构的CPU原理图
假定PCout 兼有使PC +”1"的功能，围绕该图的下列描述中，正确的是（ ） （多选）
A、实现 PC + "1"的数据通路是 PC -> PC
B、取指令的数据通路为： PC-> AR -> 主存 -> DR -> IR
C、PCout、DRout 、 IRA out 及 bus1->BUS 都一定不能同时有效
D、某采用简洁寻址的指令其执行阶段的数据通路一定包含: IR -> AR ->主存 ->DR->AR->主存->DR
第4题
下图为另一种单总线结构的CPU原理图假定PCout 兼有使PC +”1"的功能，围绕该图的下列描述中，正确的是（ ） （多选）
A、实现 PC + "1"的数据通路是 PC -> PC
B、取指令的数据通路为： PC-> AR -> 主存 -> DR -> IR
C、PCout、DRout 、 IRA out 及 bus1->BUS 都一定不能同时有效
D、某采用间接寻址的指令其执行阶段的数据通路一定包含: IR -> AR ->主存 ->DR->AR->主存->DR
第7题
下图是D 锁存器定时图，下列说法正确的是 。
A、
表示输入数据信号D的建立时间。
B、
表示输入数据信号D的保持时间。
C、
表示使能信号E脉冲宽度的最小值。
D、
表示输出信号对输入信号的响应延迟时间，即输出Q从低电平到高电平对信号D的延迟时间
E、
表示输出信号对输入信号的响应延迟时间，即输出Q从高电平到低电平对信号E的延迟时间。
第8题
数据通路如图所示：
指令 JMP D 的功能是：采用相对选址方式修改PC的值。该指令执行阶段需要（ ）个机器周期。
A、1
B、2
C、3
D、4
第9题
数据通路如图所示：指令 JMP D 的功能是：采用相对选址方式修改PC的值。该指令执行阶段需要（ ）个机器周期。
A、1
B、2
C、3
D、4
第10题
下图为浮点数据表示数据区间的示意图
浮点数的溢出分为四种情况，对图中A、B、C 、D四处溢出描述正确的是（ ) （单选）
A、A区为 负上溢 ，B区为负下溢，C区为正下溢，D区为正上溢
B、A区为 负下溢 ，B区为负上溢，C区为正下溢，D区为正上溢
C、A区为 负下溢 ，B区为负上溢，C区为正上溢，D区为正下溢
D、A区为 负上溢 ，B区为负下溢，C区为正上溢，D区为正下溢
为了保护您的账号安全，请在“上学吧”公众号进行验证，点击“官网服务”-“账号验证”后输入验证码“”完成验证，验证成功后方可继续查看答案！
微信搜一搜
上学吧
微信搜一搜
上学吧
