2线-4线译码电路是下面哪种译码器 （)。

试川两个3线-8线译码器74HC138接成一个4线-16线译码器，可以附加必要的门电路。74HC138的逻辑框图如图P4.3所示。输出端的逻辑函数式为

电路图如图3.2.60所示。74LS154为4线—16线译码器，其中S_A、S_B为控制端，译码器工作时，它们应同时为低电平。当输入信号A₃A₂A₁A₀为0000～1111这16种状态时，输出端从到依次给出低电平输出信号。试求：

  

基于课本上所示的PLA分别实现表(1)、(2)给出的2位-4线译码器电路。

  

表(1) 2位-4线译码(正逻辑输出)
S1	bar{S_2}	A1	A0	Y0	Y1	Y2	Y3
1 1 1 1 0 varphi	0 0 0 0 varphi 1	0 0 1 1 varphi varphi	0 1 0 1 varphi varphi	1 0 0 0 0 0	0 1 0 0 0 0	0 0 1 0 0 0	0 0 0 1 0 0

  

表(2) 2位-4线译码(负逻辑输出)
S1	bar{S_2}	A1	A0	bar{Y_0}	bar{Y_1}	bar{Y_2}	bar{Y_3}
1 1 1 1 0 varphi	0 0 0 0 varphi 1	0 0 1 1 varphi varphi	0 1 0 1 varphi varphi	0 1 1 1 1 1	1 0 1 1 1 1	1 1 0 1 1 1	1 1 1 0 1 1

图3.2.12所示为TTL双2线—4线译码器74LS139的一半和四总线控制器74425组成的电路，写出F的逻辑表达式。

  

由输出低电平有效的3线-8线译码器和8选1数据选择器构成的电路如图4-20所示，

  

  (1)X₂X₁X₀=Z₂Z₁Z₀时，求输出F；

  (2)X₂X₁X₀≠Z₂Z₁Z₀时，求输出F。

由一位全加器FA、2-4线译码器及与非门组成的逻辑电路如图4．2．2所示，试写出逻辑函数f(a，b，c，d)的最小项表达式。

存储器的地址空间分布图和存储器的地址译码电路分别如图4．17(a)和(b)所示，图(b)中的A、B两组跨接端子可按要求分别进行接线，如1～4中的任一端子可以和5～7中的任一端子跨接。74139是2线—4线译码器(译码输出低电平有效)，使能端G接地表示译码器处于正常译码状态。试完成A组跨接端子与B组跨接端子内部的连接，以便使地址译码电路按图(a)的要求进行正确寻址。

由4线一16线译码器74HCl54构成电路如图3．3．7所示，试分析该电路实现的功能。

存储器的地址空间分布图和存储器的地址译码电路分别如图4.17(a)和图4.17(b)所示,图4.17(b)中的A、B两组跨接端子可按要求分别进行接线,如1 ~4中的任一端子可以和5-7中的任一端子跨接。74139 是2~4线译码器(译码输出低电平有效),使能端G接地表示译码器处于正常译码状态。试完成A组跨接端子与B组跨接端子内部的连接,以便使地址译码电路按图4.17(a)的要求进行正确寻址。

画出用4线-16线译码器74LS154(见图4.11.1)和门电路产生如下多输出逻辑函数的逻辑图。