某存储器的地址译码电路采用部分地址译码方式，有2根高位地址线未参加译码，则该存储器的每一个单元都具有（）个地址。

在有16根地址总线的微机系统中，若采用2K×8位存储器芯片，形成32KB存储器，设计出存储器片选的译码电路及CPU与存储器芯片的连接电路。

设CPU共有16根地址线,8根数据线,并用作为访存控制信号(低电平有效),用作为读/写控制信号(高电平为读,低电平为写)。现有下列存储芯片:1 Kx4位RAM,4Kx8位RAM ,2Kx8位ROM以及74138译码器和各种门电路，如图4.14所示。画出CPU与存储芯片的连接图,要求:

(1)主存地址空间分配:8000H~87FFH为系统程序区;8800H~8BFFH为用户程序区。

(2)合理选用上述存储芯片,说明各选几片。

(3)详细画出存储芯片的片选逻辑。

存储器的地址空间分布图和存储器的地址译码电路分别如图4.17(a)和图4.17(b)所示,图4.17(b)中的A、B两组跨接端子可按要求分别进行接线,如1 ~4中的任一端子可以和5-7中的任一端子跨接。74139 是2~4线译码器(译码输出低电平有效),使能端G接地表示译码器处于正常译码状态。试完成A组跨接端子与B组跨接端子内部的连接,以便使地址译码电路按图4.17(a)的要求进行正确寻址。

设某微机的寻址范围为64K,接有8片8K的存储芯片,存储芯片的片选信号为,要求:

(1)画出选片译码逻辑电路(可选用74138译码器)。

(2)写出每片RAM的地址范围。

(3)如果运行时发现不论往哪片RAM存放8K数据,以A000H为起始地址的存储芯片都有与之相同的数据,分析故障原因。

(4)若出现译码中的地址线A13与CPU断线,并搭接到高电平上的故障，后果如何?

A、2^14

B、2^7

C、2^8

D、2^16

A、32K×8

B、32K×256

C、1K×8

D、15K×8