D锁存器解决了SR锁存器输入端不能同时有效的约束条件，因此D锁存器不存在亚稳态特性。

画出图5.1.1由与非门组成的SR锁存器输出端Q、Q'的电压波形，输入端S'_D、R'_D的电压波形如图5.1.1所示。

图中所示.

画出图题5-1所示的SR锁存器输出端Q、端的波形，输入端与的波形如图所示。(设Q初始状态为0)

画出图P5.1由与非门组成的SR锁存器输出端Q、Q'的电压波形,输入端的电压波形如图中所示.

画出图P5.2(a)中SR锁存器输出端Q和Q'的电压波形。输入端S'和R'的电压波形如图P5.2(b)所示。

画出图题5-2所示的SR锁存器输出端Q、Q—端的波形，输入端S与R的波形如图所示。(设Q初始状态为0)

画出图P5.1(a)中SR锁存器Q和Q'端的电压波形。输入端S和R的电压波形如图P5.1(b)所示。

画出图5.2.1由或非门组成的SR锁存器输出端Q、Q'的电压波形，输入端S_D、R_D的电压波形如图5.2.1所示。

逻辑门控D锁存器及其输入端D、E的电压波形分别如图4．3．1(a)、(b)所示，分析该电路的逻辑功能，并对应输入电压波形画出输出端Q和

的电压波形，设电路的初始状态为0。

欲使与非门构成的基本SR锁存器保持原态不变，则输入信号应为( )。

A．S=R=0

B．S=R=1

C．S=1，R=0

D．S=0，R=I