下列有关异步时序逻辑电路的特点说法正确的是:
A.异步时序逻辑电路所有触发器的CP端并不是统一动作
B.电路中有时钟信号的触发器才需要用特性方程计算次态
C.电路中没有时钟信号的触发器将保持原来的状态不变
D.异步时序逻辑电路较易产生竞争-冒险现象
A.异步时序逻辑电路所有触发器的CP端并不是统一动作
B.电路中有时钟信号的触发器才需要用特性方程计算次态
C.电路中没有时钟信号的触发器将保持原来的状态不变
D.异步时序逻辑电路较易产生竞争-冒险现象
第1题
A、其工作频率范围相对较窄,即工作频率不宜过高
B、不容易产生竞争-冒险
C、其设计步骤与同步时序逻辑电路设计步骤完全相同
D、所设计的电路一般较同步时序逻辑电路复杂。
第2题
A、触发器的时钟端当作默认的时间基准处理
B、N个输入信号需考虑2N种输入情况
C、Mealy型电路的输出信号一定是脉冲信号
D、都不正确
第3题
A、两者都没有统一的时钟脉冲控制
B、组成两者的触发器是完全不同的
C、两者的输出与电路内部状态有关
D、两者的区别在于电路输出是否与输入有关
第4题
A、对输入端脉冲的宽度没有要求
B、不允许两个或两个以上的输入端同时出现脉冲
C、只能够使用钟控触发器作为存储元件
D、设计时使用上升或者下降沿的同种类触发器可能会影响电路的功能
第5题
A、电路任意时刻的输出只与当时输入性有关
B、电路任意时刻的输出只与电路原来的状态有关
C、电路任意时刻的输出与输入信号和电路原来均有关
D、电路任意时刻的输出与输入信号和电路原来均无关
第6题
A、状态的编码是唯一的、固定的
B、原始状态的化简可能不能一次到位,需要多次合并等价状态
C、选择不同的触发器,电路的激励方程将不同
D、如果电路不具备自校正能力,可以通过修改设计或预置来解决
E、原始的状态图一定需要化简
第7题
A、时序逻辑电路由组合电路和存储电路组成。
B、时序逻辑电路内部不存在反馈通路。
C、时序逻辑电路的输出信号由输入信号和电路状态共同决定。
D、时序逻辑电路可分为异步时序电路和同步时序电路两大类。
第9题
A.时序逻辑电路的特点是:在某时刻的输出不仅与该时刻的输入和电路状态有关,还与前面时刻的输入和电路状态有关
B.时序逻辑电路是由组合逻辑电路和存储电路(触发器)构成的
C.组合逻辑电路使电路具有记忆功能
D.时序逻辑电路按功能可以分为寄存器和计数器两大类
第10题
下列关于图示时序逻辑电路功能描述正确的是:
A、该时序逻辑电路为同步七进制加法计数器,可以自启动
B、该时序逻辑电路为七分频器,可以自启动
C、该时序逻辑电路为同步模七计数器,不可以自启动
D、该时序逻辑电路为七分频器,不可以自启动
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!