![](https://lstatic.shangxueba.com/sxbzda/h5/images/m_q_title.png)
[主观题]
在硬件配置编辑器中,“时钟”修正因子有什么含义呢修正因子有什么含义呢?
![](https://lstatic.shangxueba.com/sxbzda/h5/images/tips_org.png)
第7题
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计有时钟使能的2位十进制计数器电路,建立有时钟使能的2位十进制计数器的实验模式。通过电路仿真和硬件验证,进一步了解有时钟使能的2位十进制计数器的功能和特性。
设计原理
有时钟使能的2位十进制计数器的元件符号如图所示,CLK是时钟输入端,上升沿有效;ENB是时钟使能控制输入端,高电平有效,当ENB=1时,时钟CLK才能输入;CLR是复位输入端,高电平有效;Q[3..0]是计数器低4位状态输出端,Q[7..3]是高4位状态输出端;COUT是进位输出端。
第8题
Ⅰ.输入/输出中断
Ⅱ.时钟中断
Ⅲ.访管中断
Ⅳ.硬件故障中断
Ⅴ.程序性中断
属于强迫性中断的有______。
A.Ⅰ、Ⅱ、Ⅲ、Ⅳ和Ⅴ
B.Ⅰ、Ⅱ、Ⅲ和Ⅳ
C.Ⅰ、Ⅱ、Ⅳ和Ⅴ
D.Ⅰ、Ⅱ、Ⅲ和Ⅴ
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!