DDC编程有多种形式,其中用于逻辑控制的编程,很有可能是()
A.C语言
B.汇编语言
C.BASIC语言
D.梯形图编程语言
A.C语言
B.汇编语言
C.BASIC语言
D.梯形图编程语言
第5题
A.它能够综合、灵活地运用表格、图形等表现形式
B.它可以表现出表格和图形所不能充分表现的活情况
C.它可以表现出表格和图形所不能表现的定性分析
D.它可以表现出研究过程中条理性和逻辑性
E.它可以运用语言的表现力对重要问题加以强调,对一些细节进行提示,对数据表现出的规律性进行解释
第6题
软件测试工具有多种,其中(40)对源程序的数据流和控制流进行分析,发现语义错误:(41)通过对程序的执行流进行探测,检查有关变量的逻辑值。
在下面的个人所得税程序中满足语句覆盖测试用例的是(42),满足判定覆盖测试的用例是(43)。
if (income<800) taxrate=0;
else if (income<=1500) taxrate=0.05;
else if (income<2000) taxrate=0.08:
else taxrate=0.1;
A.条件覆盖
B.条件组合覆盖
C.语句覆盖
D.条件及判定覆盖
第9题
全加器设计
为了便于读者完成HDL及可编程逻辑器件实验,本实验以全加器设计为基础,介绍Altera公司的Quartus II(7.0版本)软件的使用方法,包括设计输入、编译、仿真、引脚锁定、编程下载和硬件验证等操作。目前,能够完成设计电路硬件验证的设备种类繁多,不同的设备有各自的功能特点和使用方法,不过它们都具有建立(或选择)实验模式、确定引脚锁定方案和编程下载等方面的操作。下面仅以伟福EDA6000系列SOPC/DSP/EDA通用实验开发系统(以下简称为EDA6000)为例,介绍设计电路的硬件验证的操作方法。
实验要求
用原理图输入设计法和Verilog HDL文本输入设计法设计全加器电路,建立全加器的实验模式。通过电路仿真和硬件验证,进一步了解全加器的功能。
设计原理
考虑自低位来的进位的加法运算称为“全加”,能实现全加运算的电路称为全加器。1位全加器的真值表如表所示,表中的A、B是两个1位二进制加数的输入端;CI是低位来的进位输入端;SO是和数输出端;CO是向高位的进位输出端。根据真值表写出电路输出与输入之间的逻辑关系表达式为
,
。
全加器真值表 | |
A B CI | SO CO |
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 | 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 |
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!