用一个全加器和一个D触发器及两个8位移位寄存器A、B构成的8位串行加法电路如图题6.5.3所示。图中

，CLK为时钟输入端;为置数控制输入端，当=0时，8位被加数A_7-0和8位加数B_7-0将分别进入移位寄存器A和B;AE为加运算控制端，当AE=1时，进行串行加法运算，输入8个时钟脉冲后恢复为0;S_7-0为8位和输出端;C为进位输出端。移位寄存器A、B的CP端为时钟输入端，端为并行置数控制端，D_S1和D_S0端分别为串行数据输入端、输出端。试分析电路的工作原理。