简述一个中断过程并画出示意图。

某一计算机系统设计为5级中断系统，硬件中断响应从高到低的优先顺序是1—2—3—4—5，如果设置中断屏蔽位使中断处理顺序改为1—2—4—3—5，当CPU执行程序时有2、3、4和5级的中断请求同时到达，CPU在按优先顺序处理第3个中断过程中又有1个1级中断请求到来。设计并画出CPU处理这些中断过程的示意图。

蔽寄存器后，中断响应的优先顺序变为： 1→3→5→7→2→4→6→8 如果CPU在执行一个应用程序时有5、6、7、8级4个中断同时到达，CPU在按优先顺序处理到第3个中断请求的过程中又有一个3中断请求到达CPU，试画出CPU响应这些中断的顺序示意图。

有4个中断源D₁、D₂、D₃和D₄，它们的中断优先级从高到低分别是1级、2级、3级和4级。即中断响应先后次序为1→2→3→4，现要求其实际的中断处理次序为4→3→2→1。

  (1)写出这些中断源的正常中断屏蔽码和改变后的中断屏蔽码(令“0”对应于开放，“1”对应于屏蔽)。

  (2)若在运行用户程序时，同时出现第1、2、3、4级中断请求，请画出此程序运行过程示意图。

若机器共有5级中断，中断响应优先级由高到低的顺序为1→2→3→4→5，现要求实际的中断处理优先级由高到低的顺序为4→1→3→5→2。请设计各级中断的中断屏蔽字。若在运行用户程序(主程序)时，同时出现第3、4级中断请求，而在处理第3级中断未完成时，又同时出现第1、2、5级中断请求，请画出CPU完成中断服务程序过程的示意图。

有5个中断源A1.A2.A3.A4,A5.它们的中断排队电路优先级从高到低分别是1级、2级、3级、4级和5级,各级中断源在响应中断后正常设置的中断屏蔽码和改变后的中断屏蔽码如表10.1所示,其中“1”表示该中断源被屏蔽,“0”表示该中断源不被屏蔽。

如果5个中断源同时提出中断请求,请回答：

(1)在中断源提出中断申请之前,中断屏蔽码应该是何值?

(2)仅使用正常的中断屏蔽码,处理机响应各个中断请求的先后次序是什么?完成各个中断请求的先后次序是什么?

(3)当使用改变后的中断屏蔽码时.处理机响应各个中断请求的先后次序是什么?完成各个中断请求的先后次序是什么?请画出程序运行过程的示意图。

五次中断请求，图中①表示1级中断源发出中断请求信号，其余类推，画出CPU执行程序的轨迹。

某机有三个中断源,其优先级按1→2→3降序排列。假设中断处理时间均为r,在图8.30所示的时间内共发生5次中断请求,图中①表示1级中断源发出的中断请求信号,其余类推，画出CPU执行程序的轨迹。

(1)写出每个中断源对应的屏蔽字。 (2)按图8．22时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20 μs。