题目内容
(请给出正确答案)
[主观题]
假定CPU通过存储器总线读取数据的过程为:发送地址和读命令需1个时钟周期,存储器准备一个数据需8个时钟周期,总线上每传送1个数据需1个时钟周期。若主存和cache之间交换的主存块大小为64B,存取宽度和总线宽度都为8B,则cache的一次缺失损失至少为()个时钟周期?
A.64
B.72
C.80
D.160
如搜索结果不匹配,请 联系老师 获取答案
A.64
B.72
C.80
D.160
第1题
A.64
B.72
C.80
D.160
第6题
A.70
B.80
C.90
D.100
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!