时序逻辑电路的分析是指已知逻辑电路图：（)

A、同步清0，异步置数

B、异步清0，同步置数

C、同步清0，同步置数

A、移位寄存器

B、计数器

C、译码器

A、记忆单元

B、编码器

C、加法器

A、只能并行输入、串行输出。

B、只能串行输入、串行输出。

C、只能并行输入、并行输出。