更多“一个三进制计数器和一个八进制计数器串接起来后的最大计数值为(…”相关的问题
第1题
时序逻辑电路主要组成电路是( )
A.与非门和或非门
B.触发器和组合逻辑电路
C.施密特触发器和组合逻辑电路
D.整形电路和多谐振电路
点击查看答案
第2题
下降触发器边沿JK触发器CT74LS112的RD’=1,SD’=1,且 J=1,K=1时,如时钟脉冲CP输入频率为110KHZ的方波,则Q端输出脉冲的频率为 ( )
A,110KHZ
B,55KHZ
C,50KHZ
D,220KHZ
点击查看答案
第3题
4个边沿JK触发器组成的二进制计数器最多能计 ( )
A,0至7个数
B,0至15个数
C,0至9个数
D,0至16个数
点击查看答案
第4题
下降触出发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1,K=0,而在CP下降沿到来后变为J=0,K=1,则触发器状态为( )
点击查看答案
第5题
维持阻塞D触发器在时钟脉冲CP上升沿到来前D=1,而在CP上升沿以后D变为0,则触发器状态为( )
点击查看答案
第6题
有与非门组成的同步RS触发器在CP=1时,输入R和S信号同时由1变为0时,输出状态为 ( )
点击查看答案
第8题
有与非门组成的基本ES触发器在输入RD,和SD’同时由0变1后,触发器的输出状态为( )
点击查看答案
第9题
输出低电平有效的二—十进制译码器输出Y5’=0时它的输入代码为( )
点击查看答案
第10题
能对二进制数进行比较的是( )
A、数据分配器
B、数据选择器
C、数值比较器
D、编码器
点击查看答案