在用集成计数器构成N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得N进制计数器。

试用74LS161型同步二进制计数器接成十二进制计数器：(1)用清零法；(2)用置数法。

试用74LS161型同步二进制计数器接成十二进制计数器：(1)用清零法；(2)用置数法。

A、清零功能

B、预置数功能

C、保持功能

D、计数功能

时序逻辑电路的计数器取相应进制数少一经相应门电路送到()端。

A、异步清零端

B、同步清零端

C、异步置数端

D、同步置数端

一个数字系统的数据处理单元由触发器E和F、4位二进制计数器A以及必要的门电路组成。计数器的各位为A₄、A₃、A₂、A₁系统开始处于初始状态，当信号S=0，系统保持在初始状态;当S=1时，计数器A和触发器F清零。从下一个时钟脉冲开始，计数器进行加1计数，直到系统操作停止。A₄和A₃的值决定了系统的操作顺序。

当A₃=0时，触发器E清零，计数器继续计数。

当A₃=1时，触发器E置1，并检测A₄，A₄=0时，继续计数;A₄=1时，触发器F置1，并停止计数，回到系统初始状态。

(1)试画出该系统的ASM图

(2)画出该系统控制单元的状态图，并用D触发器及必要的门电路设计控制单元

试用 Verilog语言描述一个4位二进制可逆计数器的行为。要求如下：

(1)电路具有5种功能，即异步清零、同步置数、递增计数、递减计数和保持原有状态不变。且要求计数器能输出进位信号和借位信号，即当计数器递增计数到最大值时，产生一个高平有效的进位信号C₀;当计数器递减计数到最小值0时，产生一个高电平有效的借位信号B₀。

(2)用QuartusI软件进行逻辑功能仿真，并给出仿真波形。